User Login


Sie sind noch nicht eingeloggt!

     anmelden |  registrieren

Termine


08. - 10.12.2014: Frankfurt |
PLC2 - Video Signal Processing

08. - 12.12.2014: Freiburg |
PLC2 - Expert FPGA Schaltungstechnik

08. - 10.12.2014: München |
PLC2 - Compact ZYNQ for HW Designers

Boards


Spartan 6 FPGA SP605 Evaluation Kit (XC6SLX45T-FGG484)
    

Links


FPGA Hersteller:  Altera
Xilinx
Lattice
FPGA Schulungen:  PLC2
El Camino
Trias
Weiteres:  VHDL ORG

Literatur


Dieter Wecker

Prozessorentwurf

Jahr: 2015
ISBN-10: 3110 4029 63


[phpBB Debug] PHP Warning: in file [ROOT]/includes/session.php on line 1042: Cannot modify header information - headers already sent by (output started at [ROOT]/external_sites/shownav.php:179)
[phpBB Debug] PHP Warning: in file [ROOT]/includes/session.php on line 1042: Cannot modify header information - headers already sent by (output started at [ROOT]/external_sites/shownav.php:179)
[phpBB Debug] PHP Warning: in file [ROOT]/includes/session.php on line 1042: Cannot modify header information - headers already sent by (output started at [ROOT]/external_sites/shownav.php:179)
zurück zur Artikelauswahl

02.05.2014 | Quelle

Lattice Semiconductor: FPGA-Familie für die Masse



Die neue ECP5-Familie von Lattice Semiconductor ist laut Unternehmensangabe im Vergleich zu konkurrierenden Produkten um 40 Prozent kostengünstiger und verbraucht 30 Prozent weniger Energie und soll sich deshalb besonders gut für Massenmärkte eignen.

 

Lattice [1] adressiert mit seiner neuen FPGA-Familie Anwendungen wie Kleinzellen, Microserver, Breitbandzugang, industrielle Videosysteme und andere stückzahlstarke Anwendungen, bei denen es auf niedrige Kosten, Stromverbrauch und kleinstmögliche Abmessungen ankommt.

 

Lattice hat die Architektur der ECP5-Familie für ASIC/ASSP-Companion-Chips mit weniger als 100k LUTs in der Weise optimiert, dass sie wichtige Zusatzfunktionen zu den günstigsten Kosten bereitstellen. Die Optimierungen betreffen u. a. kleine LUT4-basierte Logik-Slices mit verbesserter Routing-Architektur, Zweikanal-SERDES zur Einsparung von Chipfläche und verbesserte DSP-Blöcke mit bis zu vierfach besserer Ressourcennutzung.

 

Die ECP5-Familie ist das einzige FPGA-Portfolio am Markt, das 85k LUTs und SERDES in einem nur 10mm x 10mm großen Gehäuse bereitstellt. Das Weglassen von Lotperlen vereinfacht die Integration des Gehäuses in existierende Leiterplattentechnologie und verringert die Systemgesamtkosten.

 

Zur Verringerung der Leistungsaufnahme tragen verschiedene Verbesserungen bei, darunter ein Standby-Betrieb der einzelnen Blöcke einschließlich SERDES, dynamische IO-Bank-Controller und eine verringerte Betriebsspannung. Dadurch sinkt die Leistungsaufnahme von Einkanal-3,25Gpbs-SERDES-Funktionen auf unter 0,25 W und die von Vierkanal-SERDES-Funk¬tionen auf unter 0,5 W; es werden zahlreiche Schnittstellenstandards unterstützt, darunter DDR3, LPDDR3, XGMII und 7:1 LVDS, PCI Express, Ethernet (XAUI, GbE, SGMII) und CPRI.

 

Die FPGA-Familie ECP5 wird von der ab sofort verfügbaren Version 3.0 des Lattice Diamond Software Tools. Die Bauteile sind sofort verfügbar; die Produktionsqualifizierung ist für August 2014 geplant.