User Login


Sie sind noch nicht eingeloggt!

     anmelden |  registrieren

Termine


08. - 10.12.2014: Frankfurt |
PLC2 - Video Signal Processing

08. - 12.12.2014: Freiburg |
PLC2 - Expert FPGA Schaltungstechnik

08. - 10.12.2014: München |
PLC2 - Compact ZYNQ for HW Designers

Boards


Spartan 6 FPGA SP605 Evaluation Kit (XC6SLX45T-FGG484)
    

Links


FPGA Hersteller:  Altera
Xilinx
Lattice
FPGA Schulungen:  PLC2
El Camino
Trias
Weiteres:  VHDL ORG

Literatur


Dieter Wecker

Prozessorentwurf

Jahr: 2015
ISBN-10: 3110 4029 63


[phpBB Debug] PHP Warning: in file [ROOT]/includes/session.php on line 1042: Cannot modify header information - headers already sent by (output started at [ROOT]/external_sites/shownav.php:179)
[phpBB Debug] PHP Warning: in file [ROOT]/includes/session.php on line 1042: Cannot modify header information - headers already sent by (output started at [ROOT]/external_sites/shownav.php:179)
[phpBB Debug] PHP Warning: in file [ROOT]/includes/session.php on line 1042: Cannot modify header information - headers already sent by (output started at [ROOT]/external_sites/shownav.php:179)
zurück zur Artikelauswahl

02.05.2014 | Quelle

Altera: DSP-Leistung deutlich vergrößert



Altera ist der erste FPGA-Hersteller, der auf einem FPGA festverdrahtete Floating-Point-DSP-Blöcke integriert, die IEEE 754-konform sind.

 

Die festverdrahteten DSP-Blöcke sind in den auf 20 nm Strukturen basierenden Arria 10 FPGAs und SoCs sowie auf den 14-nm-Stratix 10 Bausteinen und SoCs von Altera [1] integriert. Die DSP-Blöcke in Arria 10 und Stratix 10 basieren auf der Variable Precision DSP Architecture und braucht laut Altera kaum zusätzliche FPGA-Logik. Dank der neuen DSP-Blöcke kommen Arria 10 Komponenten auf eine Rechenleistung von 1,5 TeraFLOPS (Tera Floating Point Operations per Second), die Stratix 10 FPGAs sogar auf 10 TeraFLOPs.

 

02.05.2014 von Iris Stroh