User Login


Sie sind noch nicht eingeloggt!

     anmelden |  registrieren

Termine


08. - 10.12.2014: Frankfurt |
PLC2 - Video Signal Processing

08. - 12.12.2014: Freiburg |
PLC2 - Expert FPGA Schaltungstechnik

08. - 10.12.2014: Mnchen |
PLC2 - Compact ZYNQ for HW Designers

Boards


Spartan 6 FPGA SP605 Evaluation Kit (XC6SLX45T-FGG484)
    

Links


FPGA Hersteller:  Altera
Xilinx
Lattice
FPGA Schulungen:  PLC2
El Camino
Trias
Weiteres:  VHDL ORG

Literatur


Dieter Wecker

Prozessorentwurf

Jahr: 2015
ISBN-10: 3110 4029 63

Dual Port RAM zwischen zwei µBlaze

Ihr wollt IP-Cores auf einem Xilinx System benutzen und habt Fragen bzw. Probleme - dann seht hier nach.

Dual Port RAM zwischen zwei µBlaze

Beitragvon FTZ » Do 17. Okt 2013, 06:48

Hallo,

wir möchten eine Speicherbereich im FPGA als Dual Port RAM zum Informationsaustausch zwischen zwei µBlaze nutzen. Der Bereich ist 4 KByte groß und besteht dann aus 5 logischen Bereichen. 4 Bereich haben jeweils eine Größe von 1024 Byte. Hier werden Daten als Records übergeben. Im fünften Bereich befindet sich Verwaltungsinformation (Mutexes, ...) etc.
Bisher ist es beim "möchten" geblieben. Wir haben eine Lösung erstellt die auf unseren Erfahrungen und den Mitteln von Xilinx IDE basiert. Es funktioniert aber nicht. Auch Xilinx konnte uns nicht sagen, was falsch ist oder was anders realisiert werden sollte.
Meine Frage - hat jemand schon einmal so eine Lösung erfolgreich realisiert?
Kann uns jemand mit Tipps helfen?

Vielen Dank und Grüße

FTZ
FTZ
 
Beiträge: 2
Registriert: Di 10. Apr 2012, 12:06

Re: Dual Port RAM zwischen zwei µBlaze

Beitragvon Tobias » Do 17. Okt 2013, 08:01

Hallo,

direkt mit nem MicroBlaze hab ich das noch nicht gemacht, aber etwas ähnliches mit einem NIOS2 von Altera. Dafür hab ich den DualPort RAM als eigenständiges Modul erstellt (wie eigner IP) und ihn dann über die Peripheral I/O (PIOs) angesprochen. Eine Seite des RAMs mit CPU Nr. 1 angesprochen, CPU Nr.2 an die andere Seite des RAMs. Dann hab ich einen Adressbereich im RAM als eine Art Flagregister "misbraucht" um zu zeigen das frische Daten im RAM sind und wieviele genau. Danach habe ich die Daten mit der 2. CPU auslesen und verarbeiten können.

Soetwas kann man bestimmt auch mit der Xilinx Software realisieren. Mache zur Zeit leider nicht so oft Sachen mit Xilinx, da bin ich nicht mehr ganz so fit im Umgang mit der ISE.

Viele Grüße

Tobias
Benutzeravatar
Tobias
 
Beiträge: 312
Registriert: Do 10. Dez 2009, 09:49

Re: Dual Port RAM zwischen zwei µBlaze

Beitragvon FTZ » Do 17. Okt 2013, 08:25

Hallo Tobias,

danke für die schnelle Antwort.
Mit Altera haben wir das auch gemacht und da hat es funktioniert :) .
mit Xilinx geht es eben nicht und keiner konnte uns sagen, warum nicht.

Grüße

FTZ

Hallo,

direkt mit nem MicroBlaze hab ich das noch nicht gemacht, aber etwas ähnliches mit einem NIOS2 von Altera. Dafür hab ich den DualPort RAM als eigenständiges Modul erstellt (wie eigner IP) und ihn dann über die Peripheral I/O (PIOs) angesprochen. Eine Seite des RAMs mit CPU Nr. 1 angesprochen, CPU Nr.2 an die andere Seite des RAMs. Dann hab ich einen Adressbereich im RAM als eine Art Flagregister "misbraucht" um zu zeigen das frische Daten im RAM sind und wieviele genau. Danach habe ich die Daten mit der 2. CPU auslesen und verarbeiten können.

Soetwas kann man bestimmt auch mit der Xilinx Software realisieren. Mache zur Zeit leider nicht so oft Sachen mit Xilinx, da bin ich nicht mehr ganz so fit im Umgang mit der ISE.

Viele Grüße

Tobias[/quote]
FTZ
 
Beiträge: 2
Registriert: Di 10. Apr 2012, 12:06


Zurück zu Xilinx IP-Core Ecke

Wer ist online?

Mitglieder in diesem Forum: 0 Mitglieder und 1 Gast

cron