User Login


Sie sind noch nicht eingeloggt!

     anmelden |  registrieren

Termine


08. - 10.12.2014: Frankfurt |
PLC2 - Video Signal Processing

08. - 12.12.2014: Freiburg |
PLC2 - Expert FPGA Schaltungstechnik

08. - 10.12.2014: Mnchen |
PLC2 - Compact ZYNQ for HW Designers

Boards


Spartan 6 FPGA SP605 Evaluation Kit (XC6SLX45T-FGG484)
    

Links


FPGA Hersteller:  Altera
Xilinx
Lattice
FPGA Schulungen:  PLC2
El Camino
Trias
Weiteres:  VHDL ORG

Literatur


Dieter Wecker

Prozessorentwurf

Jahr: 2015
ISBN-10: 3110 4029 63

Flip und Flop usw...

Hier findet ihr diverse VHDL Designs von Forum-Benutzern oder könnt Anregungen für Designs liefern.

Flip und Flop usw...

Beitragvon neuling » Fr 4. Jul 2014, 08:08

Hallo, könnte man hier mal eine Ecke im Forum einrichten, wo man sogenannte Fli-Flop, Addierer usw in VHDL reinsetzen könnte. Ich finde es sehr interessant wenn ich als Anfänger zufällig mal so ein Bauteil im RTL-Viewer erkenne welches ich mit VHDL erschaffen habe....aber nur zufällig.

Ich finde es interessant wenn diese Baugruppen im eigenen Prozess laufen und diese dann miteinander verknüpfen kann zu einer gesamten Baugruppe.

Es gibt ja einige im Internet, sind aber immer so zerstreut und auch nicht gut für einen Anfänger beschrieben.

Danke.
Gruss
neuling
 
Beiträge: 45
Registriert: So 25. Mai 2014, 18:29

Re: Flip und Flop usw...

Beitragvon eilert » Fr 4. Jul 2014, 11:17

Hi,
ja und hier würde dann noch so eine Baustelle entstehen.
Keine echte Lösung.

Die Tool- und Chiphersteller geben diverse Hilfestellungen.

In ISE gibt es z.B. die Language Templates.
Darin findet man auch einen Bereich "Synthesis " und "Coding Examples" sowohl für VHDL als auch verilog.
Zusätzlich gibt's bei Xilinx den HDL Library Guide.
Darin findet sich Instanziierungscode als auch Inferierungscode für die verschiedenen Funktionsblöcke.

Beides ist ziemlich vollständig und zusammenhängend.
Altera und Co. werden ähnliche Dokus haben.

Und wer's ganz allgemein wissen will schaut in den VHDL Synthese Standard IEEE 1076-6.
z.B. hier:
http://www.ece.gatech.edu/academic/cour ... %25206.pdf

Der ist für Anfänger sicherlich keine leichte Kost, aber letztendlich die Referenz. (Zumindest für VHDL)

Have a nice synthesis
Eilert
eilert
 
Beiträge: 72
Registriert: Fr 15. Jun 2012, 09:22


Zurück zu VHDL Designs

Wer ist online?

Mitglieder in diesem Forum: 0 Mitglieder und 1 Gast

cron