User Login


Sie sind noch nicht eingeloggt!

     anmelden |  registrieren

Termine


08. - 10.12.2014: Frankfurt |
PLC2 - Video Signal Processing

08. - 12.12.2014: Freiburg |
PLC2 - Expert FPGA Schaltungstechnik

08. - 10.12.2014: Mnchen |
PLC2 - Compact ZYNQ for HW Designers

Boards


Spartan 6 FPGA SP605 Evaluation Kit (XC6SLX45T-FGG484)
    

Links


FPGA Hersteller:  Altera
Xilinx
Lattice
FPGA Schulungen:  PLC2
El Camino
Trias
Weiteres:  VHDL ORG

Literatur


Dieter Wecker

Prozessorentwurf

Jahr: 2015
ISBN-10: 3110 4029 63

Input Port immer high

Grundlegende Probleme im Umgang mit VHDL

Input Port immer high

Beitragvon Hansdebaer » Do 14. Aug 2014, 11:58

Hallo Leute,
ich bin neu in diesem Forum und habe auch gleich mal eine dumme Frage,
und zwar möchte ich mit einem FPGA eine Stromunterbrechung messen. Das Zeit messen klappt über Knöpfe Super aber wenn ich jetzt das Signal einlesen Möchte habe ich zum Testen das Kabel an Plus geklemmt und das andere Ende auf den Port. Doch der Port hat immer ein High Signal und damit die Messung anfängt muss ich es auf masse legen, aber ich möchte das es läuft wenn ich das kabel von plus abnehme.

Hier mal vereinfacht wie ich den Port auslese:

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity test is
Port ( a : in std_logic := '0';
LED : out std_logic);
end test;

architecture Behavioral of test is
begin
LED <= a ;
end Behavioral;

Ich würde ja erwarten das wenn an a nichts anliegt die LED aus ist aber so ist es leider nicht...

Wer kann und möchte mir also helfen?
Schon mal vielen dank im Voraus :)
Hansdebaer
 
Beiträge: 10
Registriert: Mi 6. Aug 2014, 09:44

Re: Input Port immer high

Beitragvon TBE03 » Do 14. Aug 2014, 12:29

Hi Hansdebaer,

viele FPGAs haben, teilweise programmierbare Pull-Up Widerständen, die einen offenen Port auf "H" ziehen.
Versuch mal einen externen Widerstand (1k .. 10k) von deinem Input nach Masse zu löten. Dann ist dein Ruhezustand ein "L"-Signal.
Viele Grüße,

TBE03
TBE03
 
Beiträge: 5
Registriert: Mi 14. Mär 2012, 08:20

Re: Input Port immer high

Beitragvon Hansdebaer » Do 14. Aug 2014, 12:34

Danke erstmal,
Nur zur Verständnis, wenn ich dann später auf mein Pin ein Signal gebe was durchgehend H ist habe ich H am Pin und wenn dieses dann auf L (Stromausfall) geht habe ich wieder ein L am Pin?
Hansdebaer
 
Beiträge: 10
Registriert: Mi 6. Aug 2014, 09:44

Re: Input Port immer high

Beitragvon Hansdebaer » Do 14. Aug 2014, 13:48

Hey Super danke.
Es hat super funktioniert=)
Welcher Widerstand ist besser? Ich habe jetzt 1k genommen, aber ist 10k besser?
Auf jeden Fall echt danke für deine schnelle Hilfe.
Hansdebaer
 
Beiträge: 10
Registriert: Mi 6. Aug 2014, 09:44

Re: Input Port immer high

Beitragvon eilert » Mi 27. Aug 2014, 07:11

Hi,
das ist jetzt Analogtechnik. :-)
Im Datenblatt des FPGAs erfährst du, welche Analogeigenschaften der IO-Pin im gewählten Modus hat.
Davon ausgehend kann man einen optimalen Widerstand für den gewünschten Einsatzfall ableiten.

Hinweis: Auch die zu erwartende Signalfrequenz pielt eine Rolle (Slew Rate).
Für schnelles Schalten ist ggfs. ein niedrigerer Widerstandswert zu bevorzugen da bei CMOS Eingängen die Umladeströme am Gate nicht zu vernachlässigen sind.

Auch sollten interne Pullups abgeschaltet oder berücksichtigt werden um auch wirklich einen gültigen LOW Pegel zu erreichen.

________________
In deinem Fall, da Signalwechsel am Eingang ja nur gelegentlich zu erwarten sind, spielt Geschwindigkeit wohl keine Rolle.
Da könnte der 10K Widerstand die bessere Wahl sein, da er schlicht und einfach Strom spart im Betrieb.
Natürlich immer vorausgesetzt, das er in akzeptabler Zeit einen gültigen LOW-Pegel erzeugt.

Have a nice synthesis
Eilert
eilert
 
Beiträge: 72
Registriert: Fr 15. Jun 2012, 09:22


Zurück zu VHDL Basics

Wer ist online?

Mitglieder in diesem Forum: 0 Mitglieder und 3 Gäste

cron