User Login


Sie sind noch nicht eingeloggt!

     anmelden |  registrieren

Termine


08. - 10.12.2014: Frankfurt |
PLC2 - Video Signal Processing

08. - 12.12.2014: Freiburg |
PLC2 - Expert FPGA Schaltungstechnik

08. - 10.12.2014: Mnchen |
PLC2 - Compact ZYNQ for HW Designers

Boards


Spartan 6 FPGA SP605 Evaluation Kit (XC6SLX45T-FGG484)
    

Links


FPGA Hersteller:  Altera
Xilinx
Lattice
FPGA Schulungen:  PLC2
El Camino
Trias
Weiteres:  VHDL ORG

Literatur


Dieter Wecker

Prozessorentwurf

Jahr: 2015
ISBN-10: 3110 4029 63

Dauerhaftes Speichern Im CPLD

Hier findet ihr diverse VHDL Designs von Forum-Benutzern oder könnt Anregungen für Designs liefern.

Dauerhaftes Speichern Im CPLD

Beitragvon Hansdebaer » Fr 26. Sep 2014, 11:00

Hallo,
Ist es möglich bei einem CPLD einen Wert dauerhaft zu speichern, also wenn ich eine Zeit gemessen habe soll sie auch nach dem die Versorgungsspannung nicht mehr da war noch da sein, aber bei einem Reset soll der Wert nicht mehr da sein. Ist das möglich?
Schonmal danke für eure Hilfe, ihr seit echt die Besten.
Hansdebaer
 
Beiträge: 10
Registriert: Mi 6. Aug 2014, 09:44

Re: Dauerhaftes Speichern Im CPLD

Beitragvon eilert » Mo 29. Sep 2014, 07:05

Hi,
vielleicht wenn's irgendwann mal CPLDs mit FFs auf FRAM Basis gibt.

Normalerweise sind die FFs in CPLDs flüchtig, daher wird das was du vorhast wohl nicht gehen.

Have a nice synthesis
Eilert
eilert
 
Beiträge: 72
Registriert: Fr 15. Jun 2012, 09:22


Zurück zu VHDL Designs

Wer ist online?

Mitglieder in diesem Forum: 0 Mitglieder und 0 Gäste