User Login


Sie sind noch nicht eingeloggt!

     anmelden |  registrieren

Termine


08. - 10.12.2014: Frankfurt |
PLC2 - Video Signal Processing

08. - 12.12.2014: Freiburg |
PLC2 - Expert FPGA Schaltungstechnik

08. - 10.12.2014: Mnchen |
PLC2 - Compact ZYNQ for HW Designers

Boards


Spartan 6 FPGA SP605 Evaluation Kit (XC6SLX45T-FGG484)
    

Links


FPGA Hersteller:  Altera
Xilinx
Lattice
FPGA Schulungen:  PLC2
El Camino
Trias
Weiteres:  VHDL ORG

Literatur


Dieter Wecker

Prozessorentwurf

Jahr: 2015
ISBN-10: 3110 4029 63

Probleme mit dem internen Clock vom ispMACH4000ZE

Alle Fragen CPLD's und FPGA's von Lattice betreffend. Ihr plant eigene Hardwareprojekte und habt Fragen bzw. Probleme - dann seht hier nach.

Probleme mit dem internen Clock vom ispMACH4000ZE

Beitragvon andymtorres » Fr 10. Okt 2014, 12:54

Hallo,
ich habe ein Problem mit meinem internen Clock vom ispMACH4000ZE Pico DevKit... es geht nicht :lol: . Ich arbeite mit ispLEVER Classic.
Ich habe dieser so deklarier und definiert, wie in der Doku:

http://www.latticesemi.com/~/media/Docu ... t_id=29135

Code: Alles auswählen
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;

library lattice;
use lattice.components.all;

library MACH;
use MACH.components.all;

entity Int_Clock is

port(
   CLOCK_OUT : out std_logic);

end;

architecture structural of Int_Clock is

   component osctimer
   generic(TIMER_DIV : string);
   
   port(   DYNOSCDIS : in std_logic;
      TIMERRES : in std_logic;
      OSCOUT : out std_logic;
      TIMEROUT : out std_logic);
   end component;

   signal tmr_out, osc_dis, tmr_rst, osc_out : std_logic;

begin

   I1: OSCTIMER
   generic map (TIMER_DIV => "128")
   
   port map (    DYNOSCDIS => osc_dis,
         TIMERRES => tmr_rst,
         OSCOUT => osc_out,
         TIMEROUT => tmr_out);
   
   CLOCK_OUT <= tmr_out;

end structural;


Es compiliert problemlos, aber wenn ich mein JEDEC File erzeugen will, bekomme ich ein neues Problem: "lpffll.exe funktioniert nicht mehr". Dieser Fehler schliess nicht ispLever Classic, er verschwindet und ich alles läuft wieder normal, aber mein Clock "schläft" noch.

Habe ich mein Clock falsch definiert? Laut Datenblatt muss ich nur ein Output haben, der Rest ist frei wählbar.

Danke für eure Hilfe im Voraus.
andymtorres
 
Beiträge: 1
Registriert: Fr 10. Okt 2014, 09:23

Zurück zu Lattice Hardware Ecke

Wer ist online?

Mitglieder in diesem Forum: 0 Mitglieder und 0 Gäste

cron